Laporan Akhir 2 M2
- Panel DL 2203D
- Panel DL 2203S
- Panel DL 2203C
- Jumper
3. Rangkaian Simulasi[Kembali]
74LS112(JK Flip-flop)pada ic terdapat:- J dan K sebagai input = T
- R (reset)
- S (set)
- CLK akan mengatur ic untuk aktif dan mati, dimana untuk ic 74LS112 akan aktif low
- Q sebagai output
- Q' merupakan kebalikan Q
setiap input pada ic dihubungkan ke saklar yang terhubung ke power (1) dan ground (0) untuk mengatur logika sesuai kondisi yang diinginkan. Rangkaian T flip-flop pada percobaan kondisi 15 berdasarkan kondisinya itu berdasarkan input yang dimasukan oleh clocknya sehingga dia akan berada dalam keadaan reset (R) saat terjadi nya active-low yang akan mengatur ulang (menghapus) output Q ke 0. Sehingga saklar B2 berguna jika saat resetnya aktif dia nantinya akan mempengaruhi nilai outputnya, sehingga Output Q yang dihasilkan selama T flip-flop berada dalam keadaan toogle akan berubah nilainya ketika saklar B2 digunakan.
1. Pembukaan
2. penjelasan
1. Download Video Percobaan [Klik disini]
Komentar
Posting Komentar